

1 gain_loop 校准方案

1.1 gain_loop 校准环路结构

在整个校准系统中，time_skew 校准是第二步。时间交织 ADC 通道间的采样时间失配是由于时钟分频电路不理想，导致子 ADC 的采样驱动时钟边沿的相位并不能精确地间隔一个系统时钟周期 T_s 。时钟偏移主要包括时钟延时和时钟抖动，时钟抖动是由于制造时误差导致的，它是随机不确定的，因此无法被校准。所以，采样时间失配通常指的是时钟延时，时钟延时是一个固定的相位偏移，通常比时钟抖动要大得多。由于各个子 ADC 的相位延时不等，导致时间交织 ADC 采样不均匀，从而出现采样时间失配。

time_skew 校准是以通道一为参考（认为通道一为理想无偏移的采样），来校准剩下的十五个通道的时间失配。time_skew 校准的环路结构和数据位宽如下图 1 所示，因为 16 路通道自相关的结构过于复杂，因此简化为 2 路交织 ADC 的环路结构（环路上的参数是对应 verilog 代码中的参数名，数字为该参数的位宽，因为从 16 路简化为 2 路，一些参数的位宽发生改变，位宽不同的应与代码对照理解，其中 VDL 为可变延迟线，不在 verilog 代码中）：




图 1: 2 路交织 ADC 环路结构

1.2 time_skew 校准工作原理

time_skew 校准是基于自相关算法对十六路通道的时间失配误差进行校准的。假设采用了 2 路交织的 ADC 结构，这时，校准 2 路 ADC 时需要考虑基准的问题，时钟抖动是相对的，需要将某一个通道作为基准，将其他通道校准到以某一个通道为基准的周期上。图 2 描述了一个两通道的样本校准模型，可以看到 1 通道的样本将 2 通道的样本夹在了中间。如果 2 通道的样本向左移动，则 $y_1[k-1]$ 与 $y_2[k-1]$ 的相关程度会增加， $y_2[k-1]$ 与 $y_1[k]$ 的相关程度会减小。

根据上述论述，我们可以发现，根据这个相关程度的大小关系，我们可以判断出中间的样本点究竟是偏向左边还是偏向右边。如果要从数学角度来表述上述分析过程，以二通道的采样时刻为 0




图 2: 2 路交织 ADC

点，则所谓的相关程度可以表示为：

$$\begin{aligned} P_1 &= x[-(T_{ck} + \Delta T)]x(0) \\ P_2 &= x(0)x[T_{ck} - \Delta T] \end{aligned} \quad (1)$$

上述两个式子表示了二个乘积，这两个乘积表述了中间样本点离左侧和右侧的样本点的距离远近关系。如果两个样本点之间的距离是恒定且相等的，则两个乘积理应相同。如果将样本点的数量扩展到一定数目，则上述两个乘积则转变为乘积和的平均值，这个量实际上就是一定数量的样本点组成的一段有限长信号的自相关值，则这两个自相关值的差值可以表述为如下所示的式子。

$$\overline{D_{\Delta t}} = R_x(T_{ck} - \Delta T) - R_x[-(T_{ck} + \Delta T)] \quad (2)$$

根据自相关函数的特性，自相关函数是一个偶函数，根据偶函数的特性，上述方程可以转换为如下式子，

$$\overline{D_{\Delta t}} = R_x(T_{ck} - \Delta T) - R_x(T_{ck} + \Delta T) \quad (3)$$

如果 ΔT 足够小，则上述方程可以写为如下式子，

$$\overline{D_{\Delta t}} = -2\Delta T \left. \frac{dR_x}{d\tau} \right|_{\tau=T_{ck}} \quad (4)$$

由上述式子我们便可以获取中间样本点的偏离方向，偏离方向获知之后便可以进行校准了。

获知这个方向之后，我们可以通过设置校准补偿来进行调节，调节可变延时线控制各路通道时钟的延迟，直到自相关的差值为零为止。

下面讲 2 路交织 ADC 扩展成 16 路交织 ADC，基本校准的原理是相同的。以第一通道为参考通道，使其余十五通道的采样点在第一通道两次采样点之间均匀分布，进而完成时间偏移误差的校准。

先从距离的角度来看。我们可以先得到每两个采样点之间的距离。 $x_n[1]$ 和 $x_n[2]$ (n 为第 n 次迭代) 之间距离为 d_1 ， $x_n[2]$ 和 $x_n[3]$ 之间距离为 d_2 ， $\dots$ ， $x_n[15]$ 和 $x_n[16]$ 之间距离为 d_{15} ， $x_n[16]$




图 3: 16 路交织 ADC

和 $x_{n+1}[1]$ 之间距离为 d_{16} 。显然，当十六通道采样点均匀分布时，两个采样点之间的距离为平均距离 $\bar{d}$ ：

$$\bar{d} = \frac{d_1 + d_2 + d_3 + \cdots + d_{14} + d_{15} + d_{16}}{16} \quad (5)$$

当得到平均距离 $\bar{d}$ 后，将十六个距离分别与平均距离比较，以此来得到第二到第十六通道采样的偏移方向，从而进行调整：比如：当 $d_1 < \bar{d}$ 时，说明应当将第二通道的采样时刻向右移动；当 $d_1 > \bar{d}$ 时，说明应当将第二通道的采样时刻向左移动。

由 2 路交织 ADC 的分析可得，自相关的乘积可以表述采样点之间距离的远近关系，因此，上述描述中的两个通道的距离，可以用两个通道采样值的乘积等效。然后和距离分析相似，每次迭代，得到第二到第十六通道采样时刻应该移动的方向，然后通过可变延迟线调整这十五个通道的采样时间，直到时间失配误差消除。

1.3 工作模式

time_skew 校准模块包含两种工作状态：数据校准中状态和数据校准完成状态。

在数据校准中状态时，time_skew 校准模块从 gain_loop 校准模块通道中得到的数据，需要进行如图 1 所示的环路的计算。模块对时间补偿参数 f_nxt 的初始值设为 0，经过大量数据的迭代（该过程中 α 在不断调小，其中有 8 个档位），当 α 调至最小值且时间补偿 f_nxt 收敛，此时 time_skew 校准完成。时间校准环路提取 f_nxt 的前 9 位作为控制字来控制可变延迟线，可变延迟线根据控制字的大小调整对各路通道的时钟加入的时延的大小，进而影响各个通道 ADC 的采样时刻。

在数据校准完成状态，因为 time_skew 实际调节的是可变延迟线，通过调整第二至第十六通道的时钟来完成采样时刻的调整。因此当时间补偿参数收敛后，数据在完成 gain_loop 校准后就完成了所有校准，不需要再经过 time_skew 校准的环路，可以直接输出了。

图 2 展示了 $\alpha = 2^{-15}$ 时，数据在环路中迭代的位宽变换，其中变量名对应 verilog 中变量名

称。长竖线为小数点位置，带有数字的方框是包含实际数据的位宽，空白框为扩展的位宽，为了使位宽扩展对加减法运算结果不产生影响，需要高位补符号位，低位补 0。




图 4: $\alpha = 2^{-15}$ 时，数据在环路中的位宽变换

1.4 模块结构

1.4.1 溢出保护模块

图 5 为各个通道时间补偿不断迭代收敛的曲线，可以看到不同通道的 f_nxt 初始值均为 0，在不断的迭代计算中，逐渐收敛。从整体图来看，各个通道的时间补偿参数收敛成了一条直线。但挑选其中一条直线放大之后，由图 6 局部图可以观察到，其实时间补偿参数会上下抖动。实验可得，带宽 (α) 越大，抖动幅度越大。




图 5: $\alpha = 2^{-4}$ ，时间补偿参数迭代整体图




图 6: $\alpha = 2^{-4}$ ，时间补偿参数迭代局部图

因为硬件资源的限制，存储时间补偿参数的 f_nxt 也有上限和下限，因此，就像 offset 校准一样，我们要考虑进行溢出保护，因为原理和 offset 校准溢出保护相似，所以我们不再赘述，只是总结一下，当发生上溢时，将 0111_1111_1111_1111_1111_1111 存入 f_nxt ，当发生下溢时，将 1000_0000_0000_0000_0000_0000 存入 f_nxt 。

1.4.2 档位选择模块




图 7: $\alpha = 2^{-4}$ ，时间补偿参数迭代整体图




图 8: $\alpha = 2^{-3}$ ，时间补偿参数迭代整体图

图 7 和图 8 展示了不同的 α 值对时间补偿参数迭代的影响。显然， α 越小，时间补偿参数就需要更多的迭代次数、迭代数据来到达收敛。这会造成时间上的浪费，但这并不意味着 α 越大就越好。把整体图放大，观察其中一个通道的时间补偿参数在收敛时的情况，通过图 9 和图 10 的对比，可以看出，当 $\alpha = 2^{-4}$ 时，时间补偿参数收敛时的抖动幅度大约在 0.5，而当 $\alpha = 2^{-3}$ 时，时间补偿参数的抖动幅度为 1。也就是说，当 α 越小，时间补偿参数收敛时的抖动幅度越小。




图 9: $\alpha = 2^{-4}$ ，时间补偿参数迭代局部图




图 10: $\alpha = 2^{-3}$ ，时间补偿参数迭代局部图

因此，为了同时保证收敛的速度和精度，将 α 设置八个档位，分别为 2^{-8} ， 2^{-9} ， 2^{-10} ， 2^{-11} ， 2^{-12} ， 2^{-13} ， 2^{-14} ， 2^{-15} 。初始档位为 $\alpha = 2^{-8}$ ，使得时间补偿参数快速到达收敛。当收敛判断模块

认为当前档位的时间补偿参数已经收敛，则会调到下一档位，即 $\alpha = 2^{-9}$ 。以此类推，直到档位调到 $\alpha = 2^{-15}$ 时，且收敛判断模块认为当前档位时间补偿参数已经收敛，则 time_skew 校准中状态结束，开始 time_skew 校准完成状态。

1.4.3 收敛判断模块

1.5 verilog 代码参数

表 1: time_skew 校准参数及功能

分类	参数名	功能
输入参数	rst_n	清零信号。
	clk	时钟信号。
	din1(din2)	12 位宽，有符号数。time_skew 模块的输入数据，用来进行自相关运算
	$d_1 \sim d_{16}$	12 位宽，有符号数。接收 correlation.v 和 correlation_ref.v 输出的参数 cor。为自相关运算后，两个通道输入数据的乘积的值
	time_step	1 位宽。当 time_step 为 0 时，校准完成，当 time_step 为 1 时，说明正在校准
	gear	3 位宽，无符号数。控制 α 档位选取的控制字，共有 8 个档位，分别为 2^{-8} , 2^{-9} , 2^{-10} , 2^{-11} , 2^{-12} , 2^{-13} , 2^{-14} , 2^{-15} 。当出现 default 的情况时，控制字选择 101。
	e	12 位宽，有符号数。接受 detection.v 输出的参数 $e_1 \sim e_{16}$ ，代表了各通道采样时刻应该校准的方向。
输出参数	cor	12 位宽，有符号数。为截取 din1*din2 前十二位的值。
	$e_1 \sim e_{16}$	12 位宽，有符号数。为两通道自相关乘积与自相关平均值的差，代表各个通道应该校准的方向。
	c	9 位宽，有符号数。为 f_nxt[23:15]，作为控制字输入到可变延迟线中，控制各通道时钟的延时。
内部参数	cor_ins	24 位宽，有符号数。等于 din1*din2。
	sum	16 位宽，有符号数。等于 $d_1 + d_2 + \dots + d_{16}$ 的和。
	s	12 位宽，有符号数。等于 sum/16，相当于截取 sum 的前十二位的值。
	acc_shift	24 位宽，有符号数。为 $\alpha * e$ 的值，相当于将 e 右移扩展位宽时，低位补 0，高位补符号位。
	acc	24 位宽，有符号数。等于 acc_shift 加上当前迭代 f_nxt 的值，用来判断是否有溢出。
	f_nxt	24 位宽，有符号数。存储时间补偿参数，为 acc_shift 多次迭代累加求和的值。

内部参数	f	24 位宽，有符号数。f=f_nxt。
	overflow_pos	检测 f_nxt 累加过程中是否有上溢产生，等于 $\sim f[23] \& \sim e[11] \& acc[23]$ ，若有上溢，则将 0111 _1111 1111_1111_1111_1111 存入 f_nxt，若无，则将 acc 存入。
	overflow_neg	检测 f_nxt 累加过程中是否有上溢产生，等于 $f[23] \& e[11] \& \sim acc[23]$ ，若有上溢，则将 1000_0000 0000_0000_0000_0000 存入 f3_nxt，若无，则将 acc 存入。